La période au cours de laquelle un particulier exécuter paquet est à un stade particulier de pipeline. Limites de cycle CPU se produisent toujours sur les limites de cycle horloge ; cependant, mémoire des stands peuvent provoquer des cycles de l'UC à s'étendre sur plusieurs cycles d'horloge.