Bits de recevoir-interruption de FIFO. Bits dans le registre de contrôle de port série synchrone (SSPCR) qui a une condition de trigger interruption basée sur le nombre de mots dans la mémoire tampon FIFO de réception.