Sebuah lapangan yang menunjukkan jika beban TREG0 (LT / A / D / P / S) instruksi beban hanya mendaftar sementara 0 (TREG0) atau beban semua tiga dari register sementara (TREG0, TREG1, dan TREG2) untuk menjaga kompatibilitas dengan TMS320C2x . Bit TRM memungkinkan TMS320C5x untuk beroperasi baik 'modus c2x-kompatibel (TRM = 0) atau' C5x-ditingkatkan modus (TRM = 1) dalam hubungannya dengan penggunaan TREG0, TREG1, dan TREG2. Bit TRM mempengaruhi operasi dari semua 'c2x-kompatibel instruksi yang memodifikasi TREG0. Bit ini disimpan dalam modus prosesor status mendaftar (PMST).