Sebuah kondisi di mana menerima FIFO buffer pelabuhan penuh dan kata lain diterima dalam menerima register geser (RSR). (Tidak ada isi dari buffer FIFO yang ditimpa oleh kata baru.)