Sebuah shifter 32-bit yang melakukan 0, 1, atau 4-bit shift kiri, atau pergeseran 6-bit yang benar dari produk pengganda. Pergeseran kiri pilihan digunakan untuk mengelola tanda bit tambahan yang dihasilkan dari kalikan 2s-komplemen. Pilihan kanan pergeseran digunakan untuk menurunkan jumlah untuk mengelola limpahan akumulasi produk dalam unit aritmatika logika pusat (CALU).