Home >  Term: siap menerima (RRDY) bit
siap menerima (RRDY) bit

Sebuah bendera 1-bit yang transisi dari 0 ke 1 untuk menunjukkan data menerima register geser (RSR) isinya telah disalin ke data menerima mendaftar (PRB) dan bahwa data dapat dibaca. Sebuah interrupt menerima (etak) adalah dihasilkan pada saat transisi. Bit RRDY dapat disurvei dalam perangkat lunak daripada menggunakan interupsi port serial. Bit ini disimpan di pelabuhan kontrol serial mendaftar (SPC) dan TDM port serial kontrol mendaftar (TSPC).

0 0

Creator

  • zoellucky
  • (Indonesia)

  •  (V.I.P) 60945 points
  • 100% positive feedback
© 2025 CSOFT International, Ltd.