Il ritardo tra quando si verifica una condizione e quando il dispositivo reagisce alla condizione. Inoltre, in una pipeline, il necessario ritardo tra l'esecuzione di due istruzioni per assicurare che i valori utilizzati dalla seconda istruzione siano corretti.