Un periferica on-chip che genera un numero limitato di Stati di attesa per uno spazio di memoria off-chip dato (programma, dati o i/O). Stati attesa vengono impostati nel Registro di controllo di stato d'attesa generator (WSGR).