メモリ マップト レジスタのビットを含むステータスおよび制御の時間分割多重 (TDM) シリアル ポート インターフェイス。TSPC TDM ビット 0 を除いてシリアル ポート インターフェイス制御レジスタ (SPC) と同じです。