シリアル ポート インターフェイスのステータスおよび制御のビットを含むメモリ マップト レジスタです。そのビット 0 ビット TDM 用に予約されて、SPC 時分割多重 (TDM) シリアル ポート制御レジスタ (TSPC) と同じです。