Home > Term: タイマーが分割ダウン(TDDR)ビットレジスタ
タイマーが分割ダウン(TDDR)ビットレジスタ
オンチップ タイマーのタイマー分割比 (期間) を指定するフィールドです。タイマー プリスケーラ カウンター (PSC) は 0 過去の減少、PSC は、TDDR の内容が読み込まれます。At リセット、TDDR = 0000。これらのビットはタイマー制御レジスタ (TCR) に格納されます。
- Part of Speech: noun
- Industry/Domain: Semiconductors
- Category: Digital Signal Processors (DSP)
- Company: Texas Instruments
0
Creator
- Yoshkim
- 100% positive feedback