Um mecanismo de hardware do processador de vídeo multimídia (MVP) através do qual um chip processador pode sinalizar uma interrupção para outro processador on-chip, se essa interrupção é habilitada.